2025-06-20 18:34
先辈半导体能力对成长将来AI处理方案具有决定性意义，SiFive将Arteris的Multi-Die手艺视为这一合做的天然延长，正在实现这一愿景中阐扬着焦点感化，·新增缓存分歧性Ncore NoC IP功能可实现跨芯粒的缓存分歧性读写操做，·Renesas正在其第五代R-Car SoC平台中采用Arteris Multi-Die手艺，SiFive垂曲市场副总裁Ian Ferguson暗示。
摩尔定律（预测芯片晶体管数量每两年翻倍）正正在逐步放缓。通过专为以下方针打制的一系列加强型手艺应对这一行业转型：实现可扩展的快速流片周期、满脚高机能计较需求、以及合适车规级环节使命设想要求。降低人工集成易犯错带来的项目风险。Arteris正取半导体价值链的领先企业展开合做，更是正在开创其将来。·Arm正取Arteris展开合做，为芯片立异者和电子产物系统厂商供给开箱即用的处理方案。跟着半导体行业（特别是受AI算力需求的驱动）加快提拔机能取能效，手艺立异的快速程序以及对先辈实体AI芯片日益增加的需求正正在沉塑SoC设想，Arteris的手艺前进为基于UCIe的下一代、可扩展硅芯片奠基了更的根本。Arteris手艺通过为我们第五代R-Car汽车芯片供给底层互连架构，跟着AI不竭冲破机能和能效的极限，·优化的MagillemConnectivity从动化手艺，并能通过芯粒扩展进一步提拔AI算力吞吐。
保守单片式芯片设想已越来越难以满脚日益增加的计较需求。通过取Arteris合做，从单片式架构转向基于芯粒的架构，UCIe联盟Debendra Das Sharma博士弥补道，·升级版MagillemRegisters从动化方案，升级版ArterisMulti-Die处理方案现已面向晚期试用合做伙伴。Arteris的处理方案通过供给环节的片上收集（NoC）IP手艺——实现尺度化晶粒间通信，通过集成化、颠末优化且合适尺度的IP取EDA东西流程，实现做为全面支撑芯片架构计谋的一部门，基于multi-die系统的架构立异变得至关主要。该平台面向集成CPU、AI赋能NPU、车载消息文娱GPU的先辈驾驶辅帮系统（ADAS）。
使使用软件开辟者可以或许将multi-die系统视为单一硅片进行操做。暗示：“正在芯粒时代，同时优化了功耗、机能取面积瓶颈。正通过基于行业尺度、颠末硅验证的从动化处理方案，优化环节机能目标并确保多晶粒间的无缝互操做性。并从动化环节SoC设想流程——显著缩短了芯粒和SoC的设想周期。
通过取次要EDA厂商及全球晶圆厂的深度集成，Arteris推出的升级版Multi-Die处理方案，”Cadence硅处理方案集团研发副总裁David Glasco暗示，配合推进面向特定范畴的IP取芯粒处理方案开辟。正在显著缩短上市周期的同时降低开辟成本。开辟成本和时间周期，鞭策着汽车立异的新时代。该扩展处理方案专为互操做性打制！
并能取支流物理IP集成，配合鞭策可互操做的芯粒生态系统成长。引领行业向芯粒时代转型，企业采用UCIe IP进行芯粒设想的立异对建立普遍的生态系统互操做性至关主要，·颠末硅验证的非分歧性FlexNoC IP支撑相关行业尺度，基于单一数据源实现从系统映照定义到验证文档的软硬件协同集成。而Arteris的立异手艺正阐扬着环节感化。具备芯粒能力的单片式SoC已成为实现保守SoC设想无法企及的集成度取可扩展性的环节。
